1.7.21

新增

1. 多内层板导入：支持多层（多内层）PCB 文档导入。cadstar-cpa-parser.ts 统计电气层数量并把中间铜层标记为内层（inner）、记录 copperLayerCount；easyeda-pro-pcb-writer.ts 按层叠顺序在 TOP 与 BOTTOM 之间声明内层 SIGNAL 层（层 id 自 15 起），内层走线按源层顺序映射到真实内层铜层（trackLayerId），不再全部落到 MULTI 层——16 层板的 4052 段内层走线正确落层

1.7.20

修复

1. 焊盘/贴片显示：PADCODE 焊盘定义位于 CODEDEFS（嵌套在 ASSIGNMENTS 内），此前按 ASSIGNMENTS 顶层查找全部缺失 → 所有焊盘退化为 0.8mm 圆盘。改为递归全树搜索 PADCODE/VIACODE 后，焊盘恢复真实形状/尺寸/孔（C0603→1.0×0.5mm 矩形、通孔焊盘带孔，175 个带孔焊盘），并对过薄的 RECTANGLE 焊盘做厚度钳制
2. 过孔显示：VIACODE 解析 → 过孔真实直径（0.66/1.22/0.48mm），不再全是 0.6
3. 敷铜显示：覆铜由 POLY(SOLID)→ FILL(fillStyle SOLID + 嵌套 path) 输出（EasyEDA 只把 POLY 当轮廓），41 个覆铜区正常填充显示

1.7.19

修复

1. 丝印位号对齐：位号文字角度从源 TEXTLOC COMP_NAME 的 ORIENT 读取（旋转元件文字随元件转，如 R25/J25 90°），翻转元件位号放到底层丝印并镜像反转（R1/C91），不再与封装错位、摆放混乱

1.7.18

优化

1. 封装更美观：无图形符号补矩形本体轮廓、通用封装与裸焊盘封装增加 1 脚圆点标记、丝印线加粗到 0.15mm，导入后元件本体更清晰完整
2. 一致性结果界面新增「走线」维度：显示源/生成走线段数与总长度、覆盖率%，与 网络/元件/过孔/板框 五维对比

1.7.17

修复

1. 焊盘跑出板框：根因是多引脚元件（如 MN4/MN6，216/207 脚测试夹具）未匹配到真实封装，通用兜底按 1.5mm 单排排列 → 216 个焊盘横跨 324mm 远超板宽。修复：
   • 封装解析增加引脚数就近匹配（MN4→PQFP208 紧凑封装）
   • 通用兜底改为紧凑网格布局（不再单排拉爆）
   • 效果：板外焊盘 253 → 51（剩余为 fiducial 基准点/四角固定片/板边连接器引脚，属源设计正常）

1.7.16

修复

1. 版图显示细节：
   • 板框闭合：BOARD_OUTLINE 输出闭合路径（首尾点相接）
   • 位号位置：Designator 从源文件的 TEXTLOC COMP_NAME 位置读取（不再堆在元件中心），翻转元件标记到底层
   • 未匹配封装有本体：通用封装增加矩形本体轮廓，不再只有裸焊盘
   • 定位标记（MIRE/LOC fiducial）位于板边外属源设计正常，不影响版图
2. 测试样例调整为真实 Cadstar 文件（example/cadstar/pcb + zips）；测试改写为针对真实 CI883A 导入 + 一致性校验

1.7.15

新增

1. Cadstar PCB 导入完成后弹出一致性结果界面：展示网络/元件/过孔/板框四个维度的 源数据→导入结果 对比表（缺失数、位置偏差、板框周长），并标注是否与源版图一致；用户点击"完成"后才关闭向导
2. 新增 cadstar-consistency.ts 一致性报告计算模块；向导新增报告展示界面及多语言文案

1.7.14

优化

1. 真实 Cadstar 导入：所有元件（含测试点/跳线/接插件等未匹配封装的）都生成通用封装文档并按 COMPONENT 实例显示，345/345 元件带位号，不再有缺失

1.7.13

修复

1. 向导入口文案改回「Import Cadstar PCB files / Cadstar PCB file (_.zip, _.cpa)」，明确标识为 PCB 导入

1.7.12

新增

1. 真实 Cadstar 版图质量大幅提升：
   • 覆铜填充：解析 COPPER 块里的 SOLID/OPENSHAPE 多边形（原来只认 OPENSHAPE 漏掉 SOLID），CI883A 从 0 个覆铜 → 42 个铜区
   • 元件丝印文字：每个元件输出 Designator ATTR（EasyEDA 用它显示位号），299 个位号标注
   • 板级丝印图形：LAYOUT 顶层 FIGURE（丝印线/框/LOGO）也输出为丝印走线
   • 更精确的封装映射：用元件 ATTR 值里的尺寸标识（如 "1K-R0603"→R0603、"47pF-0603"→C0603）+ 位号前缀 + 引脚匹配，从 281 → 299 个元件匹配到真实封装
2. 已用真实板 CI883A 在 EasyEDA 验证：299 元件 + 5927 走线 + 1551 过孔 + 42 覆铜区 + 299 位号 + 345 网络完整显示

1.7.11

新增

1. 支持真实 Cadstar 归档格式（S-表达式 (CADSTARPCB ...)）：新增 cadstar-sexp.ts（Lisp 式解析器）+ cadstar-cpa-parser.ts（元件/网络/走线/过孔/覆铜/板框提取），自动识别真实 .cpa 文件
2. 修复 PCB 输出图元格式：走线改为 EasyEDA 识别的 LINE 图元（原 TRACK 格式不被识别导致走线全部丢失）、过孔字段对齐（viaDiameter/netName）、板框 BOARD_OUTLINE
3. 已用真实板 CI883A（345 元件 / 9979 段走线 / 1551 过孔）在 EasyEDA 验证：281 元件 + 5927 走线 + 1551 过孔 + 板框 + 339 网络正常显示

1.7.10

优化

1. 测试样例（test/cadstar/cases）的封装本体由"一条线"升级为矩形本体 + 1 脚圆点标记，转换到嘉立创EDA后封装更美观完整；同步修复 CIRCLE 半径的解析（RADIUS 值与关键字拆分）

1.7.9

修复

1. PCB（.cpa）工程归档导入完成后自动执行导入并自动关闭向导，不再停留在"正在执行..."表单页

1.7.8

新增

1. Cadstar PCB 导入的元器件改为输出真正的 COMPONENT 实例 + FOOTPRINT 文档 + PAD_NET：每个 SYMDEF 生成 FOOTPRINT 文档，元件以 COMPONENT 引用该封装并带网络连接。解决导入后"只能显示引脚、封装显示不出来"的问题

1.7.7

修复

1. 修复个人库导入：ownerTeamUuid/newProjectOwnerTeamUuid 传 undefined 导致 EasyEDA 报"没有权限或工程不存在"（CREATE_*_PERMISSIONS），封装/符号全部导入失败、PCB 工程导入卡死。现在个人导入使用个人库 UUID

1.7.6

新增

1. 完成 Cadstar PCB（.cpa）导入：解析 SYMDEF 封装焊盘并实例化到元件、建立焊盘与网络的连接关系（CONNECT→焊盘网络）、读取过孔直径，输出板框/铜箔/丝印/走线等关键图元
2. 修复导入链路：补全缺失的 diag 诊断模块，修复 Cadstar 库解析器对 PIN 子节的解析
3. Cadstar 导入统一入口自动识别：单个「Import Cadstar files」选项自动区分 .cpa（→PCB 工程）或文件 zip，不再需要单独的库导入入口

1.7.5

新增

1. 完成 Cadstar PCB（.cpa）导入：解析 SYMDEF 封装焊盘并实例化到元件、建立焊盘与网络的连接关系（CONNECT→焊盘网络）、读取过孔直径，输出板框/铜箔/丝印/走线等关键图元
2. 修复导入链路：补全缺失的 diag 诊断模块，修复 Cadstar 库解析器对 PIN 子节的解析

1.0.2

优化

1. 添加多语言支持

1.0.1

优化

1. 优化项目结构，删除冗余文件，缩小包体积

1.0.0

新增

1. 导入 Xpedition 库文件（ZIP 格式，包含 PSK/CEL/PDB/符号文件）
2. 图形化导入向导界面，支持文件上传、转换进度、结果预览与筛选
3. 转换结果支持按器件/符号/封装分类筛选
4. 支持选择归属（个人库/团队库）直接导入到嘉立创EDA专业版
5. 库列表和结果列表中显示类型图标（器件/符号/封装）

系统要求

• 嘉立创EDA专业版 >= 3.0