板卡拓扑导出器（board-topology-exporter）

在嘉立创EDA专业版的原理图页一键导出全文档网表拓扑 JSON：器件、网络、引脚连接、元件值、数据手册链接、主控候选，供 AI（或人工）分析板卡的"主控—传感器—对外接口—通信模块"结构与连接关系。

只读插件：仅调用官方网表导出 API 与查询 API，不会修改原理图、PCB 或工程数据。

功能演示

导出面板（示例数据为演示工程：16 器件 / 16 网络 / 60 已连引脚，主控点选 ESP32-S3）：

使用流程（原理图 → 一键导出 → 复制/下载 → 交给 AI 技能 → 得到分析报告）：

功能特性

• 一键导出：菜单「板卡拓扑 → 导出拓扑 JSON」，秒级生成当前原理图文档（含其全部页）的拓扑数据；
• 引脚级连接：每个器件的每个引脚都有 网络 字段，nets 表支持按网络反查全部成员；
• 元件值：电阻/电容/电感的阻值容值（如 10kΩ、100nF）一并导出，分压比、上拉/下拉默认电平可直接计算；
• 数据手册链接：约九成器件带立创库 Datasheet URL，查芯片手册不用再搜；
• 主控候选与指定主控：按引脚数自动排序候选芯片，可在面板中点选确认主控，选定结果写入 JSON 的 main 字段，AI 分析将从该芯片向外发散；
• 工程级排除清单：在工程中但不在当前网表中的器件（BOM=no、未完成设计或其他原理图文档的器件），作为"可能有未完成设计"的提示；
• 差分对 / 网络类：透传官方网表中的 differentialPair、netClass 段；
• 导出面板：弹窗显示统计与主控候选，支持一键复制 JSON / 下载 .json / 下载官方网表原文。

安装

1. 下载本扩展的 .eext 文件；
2. 嘉立创EDA专业版 → 顶部菜单 → 设置 → 扩展 → 扩展管理器（V3 为 高级 → 扩展管理器）；
3. 点击 导入扩展，选择 .eext 文件完成安装；
4. 打开扩展配置中的以下开关（扩展管理器 → 本扩展 → 设置）：
   • 允许外部交互
   • 显示在顶部菜单（不开启则菜单栏不出现「板卡拓扑」）
   • 自动更新
5. 打开任意原理图页，顶部菜单出现「板卡拓扑」。

使用方法

1. 打开目标工程的原理图页；
2. 点击 板卡拓扑 → 导出拓扑 JSON...；
3. 等待弹窗（首次导出约需数秒），面板显示器件/网络/引脚统计与主控候选；
4. 点击 复制 JSON 或 下载 .json，保存到工作目录（推荐命名 板卡名.topology.json）；
5. 交给 AI 分析：对支持 board-topology-analysis 技能的 AI 助手说 "分析这个板卡的拓扑 <文件路径>"，即可生成中文分析报告：
   • 主控芯片与关键资源
   • 板载传感器（含 I2C 地址等可从图纸确定的配置）
   • 对外接口（网口 / RS232 / RS485 / USB / 排针等）及外部接线方式
   • 通信模块（4G / WiFi / LoRa / 以太网等）及其特殊功能（如内置 GNSS）
   • 引脚级连接关系、控制时序（使能/复位/切路的拉高拉低方法）
   • ADC / 计量的分压比、采样电阻与标定常数
   • 悬空与预留资源、待查芯片手册清单

AI 分析请勿整读 JSON 文件（约 200KB，浪费大量 token），应使用技能自带的查询脚本（scripts/q.js）按需检索。

输出 JSON 结构（board-topology/1.1）

{
  "project": { "name": "Demo-Board", "uuid": "..." },
  "exportedAt": "2026-10-15T…",
  "stats": { "components": 16, "nets": 16, "connectedPins": 60, "unconnectedPins": 14, "excluded": 1 },
  "mainCandidates": [ { "ref": "U1", "name": "ESP32-S3", "mpn": "ESP32-S3-WROOM-1", "pins": 20 } ],
  "components": [ {
      "ref": "U4", "name": "CH340C", "value": "", "mpn": "CH340C", "fp": "SOP-16",
      "datasheet": "https://…", "inBom": true, "toPcb": true,
      "pins": [ ["2", "TXD", "RXD0"], ["3", "RXD", "TXD0"], ["8", "XO", ""] ]   // [引脚号, 引脚名, 网络]
  } ],
  "nets": { "SDA": [ ["U1", "8"], ["U2", "1"], ["R2", "1"] ] },     // 网络 -> [位号, 引脚号]
  "excluded": [ { "ref": "U9", "fp": "…" } ],            // 工程级差集(提示用)
  "differentialPair": { }, "netClass": { }
}

要点：pins 第三列为空表示该引脚悬空；value 为元件值；datasheet 为立创库手册链接（可能为空）。

已知限制

• 网表范围为当前打开的原理图文档（含其全部页）；工程内其他原理图文档不在其中；
• excluded 为工程级差集，混有其他文档的器件，只能作为"未完成设计"提示，不代表本板器件；
• Add into BOM = no 或 Convert to PCB = no 的器件不会出现在网表中；
• name/value 可能是 ={Value} 等未赋值模板串（图纸属性未填写所致）。

隐私与安全

所有数据均在客户端本地生成，通过系统弹窗/下载交付给用户；插件自身不做任何网络请求，不上传任何工程数据。

License

MIT，详见 LICENSE。